이강욱 SK하이닉스 패키징개발 담당 부사장이 3일(현지시간) 대만 타이베이 난강전시장에서 열린 ‘이종집적 글로벌 서밋(Heterogeneous Integration Global Summit) 2024’에서 ‘AI 시대를 위한 HBM과 어드밴스드 패키징 기술’이란 주제로 발표하고 있다. 김민지 기자

[헤럴드경제(타이베이)=김민지 기자] SK하이닉스가 차세대 HBM(고대역폭메모리) 분야에서 TSMC를 포함한 다양한 파트너사들과 협력할 것을 강조하며 AI 시대 커스텀(맞춤형) 메모리 리더십을 드러냈다. 서로 다른 공정으로 제작된 반도체 칩들을 하나의 패키지 안에 통합하는 기술인 이종집적 분야의 중요성이 높아지는 가운데, 내년 양산 예정인 6세대 제품 HBM4에서 성능을 극대화하고 이후 제품부터는 맞춤형 경쟁력을 강화하겠다는 방침이다.

이강욱 SK하이닉스 패키징개발 담당 부사장은 3일(현지시간) 대만 타이베이 난강전시장에서 열린 ‘이종집적 글로벌 서밋(Heterogeneous Integration Global Summit) 2024’에서 ‘AI 시대를 위한 HBM과 어드밴스드 패키징 기술’이란 주제로 발표했다.

이 부사장은 “현재의 8단, 12단 HBM3E는 초당 1.18TB(테라바이트) 이상의 데이터를 처리하며 최대 36GB의 용량을 지원하는데, HBM4는 12, 16단으로 공급되며 용량은 최대 48GB까지, 데이터 처리 속도는 초당 1.65TB 이상으로 성능이 발전할 것”이라며 “HBM4부터는 베이스 다이에 로직 공정을 적용함으로써, 성능 및 에너지 효율 향상을 기대하고 있다”고 말했다.

SK하이닉스와 TSMC는 2025년 양산 예정인 차세대 HBM 제품 HBM4(6세대) 개발을 위해 협력하고 있다. HBM4 패키지의 최하단에 탑재되는 베이스 다이를 TSMC의 5나노 공정을 활용해 만드는 것이 핵심이다. HBM은 베이스 다이 위에 여러 개의 D램을 쌓아 올린 뒤, 이를 TSV(실리콘 관통 전극) 기술로 수직 연결해 만들어진다. 베이스 다이는 그래픽처리장치(GPU)와 연결돼 HBM 성능을 컨트롤한다.

이 부사장은 SK하이닉스가 채택하고 있는 어드밴스드 MR-MUF 기술의 장점에 대해서도 강조했다. 그는 “MR-MUF 패키징 기술은 낮은 본딩 압력·온도 적용과 일괄 열처리가 가능해 타 공정 대비 열 방출 면에서 30% 이상의 성능 장점을 가진다”며 “16단 제품을 위해 어드밴스드 MR-MUF와 하이브리드 본딩 방식 모두에 대한 준비를 하고 있으며, 고객 니즈에 부합하는 최적의 방식을 선택할 계획”이라고 말했다.

SK하이닉스는 HBM3와 HBM3E 8단 제품에는 MR-MUF, 12단 제품에는 어드밴스드 MR-MUF기술을 적용해 양산을 하고 있다. 내년 하반기 출하 예정인 HBM4 12단 제품에도 같은 기술을 적용해 양산할 계획이다.

3일 대만 타이베이에서 열린 세미콘 타이완 2024의 이종집적 글로벌 서밋 세션에서 이강욱(오른쪽에서 두번째) SK하이닉스 부사장을 포함한 주요 관계자들이 기념사진을 촬영하고 있다. 김민지 기자

SK하이닉스는 HBM4 이후 제품인 7세대 HBM4E도 준비 중이다.

이 부사장은 “HBM4 및 이후 세대 제품 개발을 준비하고 있으며, 대역폭·용량·에너지 효율 측면에서의 기술적 난제들을 해결하기 위해 2.5D 및 3D SiP 패키징 등 여러 대응 방안을 검토하고 있다”며 “HBM4E부터는 커스텀(Custom·맞춤형) 성격이 강해질 것으로 예상돼, 다양한 고객 요구에 효율적으로 대응하기 위한 생태계 구축 관점에서도 글로벌 파트너들과의 협력을 강화해 가고 있다”고 말했다.

AI시장에서 HBM에 대한 수요도 더 늘어날 것으로 전망된다. 생성형AI시장은 2023년부터 2032년까지 연평균 27%, 특히 HBM 시장은 2022년부터 2025년까지 연평균 109% 성장할 것으로 전망된다.

후이 샹 이(Shang Y. Hou) TSMC 디렉터(박사)도 AI 트레이닝 애플리케이션의 증가로 컴퓨팅 코어와 HBM을 패키징하는 이종집적 기술의 중요성이 커지고 있다고 강조했다. 그는 “인터포저 크기와 패키지 기판이 계속 커지는 스케일링 이슈가 불가피해졌다”며 “HBM 12개와 9개의 렛을 패키징하는 칩 온 웨이퍼 온 서브스트레이트(CoWoS) 다음 단계는 43개의 렛을 조립하는 시스템 온 웨이퍼(SoW)가 될 것”이라고 말했다. CoWoS는 TSMC가 자체 개발한 2.5D 패키징 기술로, 엔비디아의 AI 반도체 패키징에 쓰인다.

한편, 삼성전자에서는 TSMC 출신인 린준청 첨단패키징(AVP)개발팀 부사장이 세미콘 타이완 행사 마지막 날인 오는 6일 이종집적 글로벌 서밋에 발표자로 나선다. HPC/AI/ML 응용 분야의 CoRW 하이브리드 Cu 본딩이 적용된 16단 HBM 적층 기술에 대해 설명할 예정이다.